Samsung je na Computexu 2026 održao zanimljivu malu prezentaciju o građi memorijskog „sendviča” sljedeće generacije HBM čipova. Izložili su veliku maketu na kojoj se moglo izbliza vidjeti kako će biti građen memorijski sendvič sljedeće generacije, koji će vjerojatno počivati na standardu HBM5.
O točnim parametrima čipa nije bilo riječi, odnosno nije se saznalo od koliko se slojeva sastoji, koliki kapacitet nudi, a tajna je i na kojem taktu radi te kolikom memorijskom propusnošću raspolaže. Sigurno je, međutim, da se zbog razvoja može očekivati napredak u svim navedenim područjima u odnosu na današnjeg predvodnika, HBM4E, upravo zato će proizvodnja topline čipova stvarati sve više problema za koje treba pronaći rješenje.
Prezentacija je služila upravo tome: da pokaže koju su inovaciju Samsungovi inženjeri smislili kako bi se učinkovito nosili s toplinom koju stvaraju čipovi. Uobičajeno toplina kroz slojeve čipa dolazi do samog vrha, odakle je odvodi hlađenje montirano na AI akceleratore, bilo da je riječ o pasivnom hladnjaku koji opslužuju ventilatori za hlađenje sustava servera, tekućinskom hlađenju ili imerzijskom hlađenju, iako potonje zasad nije osobito raširen, ali razvojni rad na toj temi traje već dugo. Učinkovitom odvođenju topline memorijskog sendviča pomažu posebni toplinski stupovi, takozvani HPB-ovi, odnosno Heat Path Blockovi, koji preuzimaju toplinu čipova i prosljeđuju je hladnjaku ili drugoj rashladnoj površini, koja se može nalaziti uz čip ili na njegovu vrhu.
Razvoj je usmjeren na sloj D2D PHY, jer je to veza koja povezuje bazni čip HBM-a i GPU, pa se ovdje temperatura i gustoća snage povećavaju eksponencijalno kako broj slojeva memorijskog sendviča neprestano raste i kako se sve više povećava propusnost prijenosa podataka. Sam HBM5 dizajn, uzgred, mogao bi biti izrađen u vlastitoj proizvodnji u tehnologiji od 2 nm, što je veliki iskorak u odnosu na tehnologiju od 4 nm koja se koristi kod čipova HBM4 i HBM4E.
Prema Samsungu, kako raste snaga AI akceleratora koji pomažu umjetnoj inteligenciji i drugog hardvera te se pojedine komponente sve gušće integriraju, upravljanje nastalom toplinom, povećanje učinkovitosti obrade podataka i stabilnost pakiranja postaju jednako važni kao i sama memorijska učinkovitost, jer sve to pridonosi povećanju performansi i osiguravanju stabilnosti memorijskog podsustava.
Prema planu razvoja koji je prošle godine predstavio KAIST, kod HBM5 bi memorijska sabirnica mogla narasti na 4096 bita, čime bi se po memorijskom sendviču mogla postići memorijska propusnost od otprilike 4 TB/s, dok bi ti sendviči mogli imati potrošnju i do 100 W, uz koju se zasigurno javlja i znatna proizvodnja topline. Razvojni inženjeri i proizvođači HBM memorijskih čipova zato se pripremaju na svladavanje izazova koje donose novi čipovi: već sada razvijaju i testiraju tehnologije i postupke kojima će se osigurati porast performansi, a prateće izazove svladavat će inovativnim tehnologijama kao što je gore spomenuti HPB.
Zanimljivo je da je Samsung tu tehnologiju već implementirao i provjerio kod čipova HBM4E, odnosno već sada prikuplja iskustva i pokušava usavršiti dizajn kako bi u trenutku dolaska HBM5 bio posve spreman za upotrebu. Prvi primjerci memorijskih sendviča tipa HBM4E stižu u konfiguraciji 12-Hi, a prvi uzorci verzija od 14 Gbps u proizvodnju su krenuli prošlog mjeseca, no kasnije će se izrađivati i verzije od 16 Gbps, pa jedan memorijski sendvič može nuditi memorijsku propusnost od 3,6 TB/s.
